PAT-NO:

JP02002098990A

DOCUMENT-IDENTIFIER: JP 2002098990 A

TITLE:

LIQUID CRYSTAL DISPLAY DEVICE

PUBN-DATE:

April 5, 2002

INVENTOR-INFORMATION:

NAME

COUNTRY

KITANI, MASAKATSU

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO:

JP2000287568

APPL-DATE:

September 21, 2000

INT-CL (IPC): G02F001/1368, G09F009/30, H01L029/786, H01L021/336

ABSTRACT:

PROBLEM TO BE SOLVED: To decrease display defects, such as flickers and

luminance unevenness, and to obtain proper image quality by minimizing

differences between the effective voltages impressed to liquid crystal layers

of respective pixels of the panels of a liquid crystal display device of an active matrix type.

SOLUTION: TFTs, lining up along the scanning line direction, are made

small

in resistance (rs) of the source regions and large in resistance (rd) of the drain regions on the power feed side and is made large in resistance (rs) in the source regions and made small in resistance (rd) in the source regions on

the terminal side, with which the penetration voltages generated by the respective TFTs are made uniform, and the occurrence of the differences in the

effective voltages impressed to the liquid crystal layers of the respective pixels in the panels is obviated.

COPYRIGHT: (C)2002,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-98990 (P2002-98990A)

(43)公開日 平成14年4月5日(2002.4.5)


(51) Int.Cl. ⁷		識別記号	ΡΙ	テーマコード(参考)	
G02F	1/1368		G09F 9/30	338 2H092	
G09F	9/30	338	G 0 2 F 1/136	500 5C094	
H01L	29/786		H01L 29/78	612C 5F110	
	21/336			616A	
				616T	
		審查詢	ft求 未請求 請求項の数10 OL	(全 8 頁) 最終頁に続く	
(21)出顧番号		特顧2000-287568(P2000-287568			
(00) (UBS III			株式会社東芝		
(22)出願日		平成12年9月21日(2000.9.21)		浦一丁目1番1号	
			(72)発明者 木谷 正克		
			埼玉県衆谷市	「幡羅町一丁目9番地2号 株	
			式会社東芝落	给工場内	
			(74)代理人 100083806	•	
			弁理士 三好	秀和 (外7名)	
			Fターム(参考) 2H092 J	125 ja31 ja32 ja42 na01	
			50094 A	NO4 BAO3 BA43 CA19 DA13	
			E	NO4 EA05 EA07 EB02	
			5F110 A/	130 BB01 CC02 HJ07 HJ30	
				102 HM04 HM05 HM15 HM19	
				172 NN73 NN78	

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【課題】 アクティブマトリクス型の液晶表示装置において、パネル内の各画素の液晶層に印加される実効電圧の差を最小限とし、フリッカや輝度ムラなどの表示不良を低減して、良好な画像品質を得る。

【解決手段】 走査線方向に沿って並ぶTFTにおいて、給電側ではソース領域の抵抗 r s を小さく、ドレイン領域の抵抗 r d を大きくし、また終端側ではソース領域の抵抗 r d を小さくすることにより、各TFTにより生じる突き抜け電圧を均一にして、パネル内の各画素の液晶層に印加される実効電圧に差が生じないようにした。



1

【特許請求の範囲】

【請求項1】 格子状に配置された複数の信号線と複数の走査線と、これら両線の各交差部に配置された画素電極と、前記走査線に供給されるゲート信号によりオン/オフ制御され、オン時に前記信号線と前記画素電極間を導通させて前記信号線に供給されたデータ信号を前記画素電極に書き込むスイッチング素子と、前記画素電極に対し液晶層を介して対向配置された共通電極とから構成される表示パネルを備えた液晶表示装置において、

前記走査線方向に沿って並ぶ前記スイッチング素子であ 10 るTFTのソース領域とソース領域側のLDD領域及び ドレイン領域とドレイン領域側のLDD領域の少なくと も一方の抵抗値を、前記ゲート信号が給電側から終端側 へ伝搬する際の遅延に対応して設定したことを特徴とす る液晶表示装置。

【請求項2】 前記TFTのソース領域とソース領域側のLDD領域及びドレイン領域とドレイン領域側のLDD領域の少なくとも一方の抵抗値を、前記走査線方向に沿って連続的又は段階的に変化させ、前記ゲート信号の給電側から終端側にかけて抵抗値分布を持たせたことを 20特徴とする請求項1記載の液晶表示装置。

【請求項3】 前記TFTのソース領域とソース領域側のLDD領域及びドレイン領域とドレイン領域側のLDD領域の少なくとも一方の抵抗値が、同一信号線上の他のTFTの抵抗値と異なるように配置したことを特徴とする請求項1記載の液晶表示装置。

【請求項4】 前記TFTのソース領域とソース領域側のLDD領域及びドレイン領域とドレイン領域側のLDD領域の少なくとも一方の抵抗値は、前記ソース領域またはドレイン領域の少なくとも一方の幅を変えることに 30より設定することを特徴とする請求項1記載の液晶表示装置。

【請求項5】 前記TFTのソース領域とソース領域側のLDD領域及びドレイン領域とドレイン領域側のLDD領域の少なくとも一方の抵抗値は、前記ソース領域またはドレイン領域の少なくとも一方の長さを変えることにより設定することを特徴とする請求項1記載の液晶表示装置。

【請求項6】 前記TFTのソース領域とソース領域側のLDD領域及びドレイン領域とドレイン領域側のLDD領域の少なくとも一方の抵抗値は、前記ソース領域を折り曲げてソース電極の下側に延長し、このソース電極の下側部分のソース領域の長さを変えることにより設定することを特徴とする請求項1記載の液晶表示装置。

【請求項7】 前記TFTのソース領域とソース領域側のLDD領域及びドレイン領域とドレイン領域側のLDD領域の少なくとも一方の抵抗値は、前記ゲート電極をソース電極側又はドレイン電極側に移動することにより設定することを特徴とする請求項1記載の液晶表示装置。

【請求項8】 前記TFTのソース領域とソース領域側のLDD領域及びドレイン領域とドレイン領域側のLDD領域の少なくとも一方の抵抗値は、前記ソース領域側のLDD領域とドレイン領域側のLDD領域の少なくとも一方のLDD領域の幅を変えることにより設定することを特徴とする請求項1記載の液晶表示装置。

2

【請求項9】 前記TFTのソース領域とソース領域側のLDD領域及びドレイン領域とドレイン領域側のLDD領域の少なくとも一方の抵抗値は、前記ソース領域側のLDD領域とドレイン領域側のLDD領域の少なくとも一方のイオンドープ量を変えることにより設定することを特徴とする請求項1記載の液晶表示装置。

【請求項10】 前記TFTのソース領域とソース領域 側のLDD領域及びドレイン領域とドレイン領域側のL DD領域の少なくとも一方の抵抗値は、前記TFTのソース領域とドレイン領域の少なくとも一方のイオンドー プ量を変えることにより設定することを特徴とする請求 項1記載の液晶表示装置。

【発明の詳細な説明】

20 [0001]

【発明の属する技術分野】本発明は、アクティブマトリクス型の液晶表示装置に係り、特に表示不良を低減させるため、液晶層に印加される実効電圧をパネル内で均一にする技術に関する。

[0002]

【従来の技術】従来より、アクティブマトリクス型の液 晶表示装置は信号線と走査線の交差部に薄膜トランジス タ (Thin Film Transistor:以下、TFT)からなるス イッチング素子を介して画素(液晶素子)が接続され、 これら画素がマトリックス状に配置された構造を有している。

【0003】図7は、上記TFTの一般的な回路構成を示す機略平面図である。図7において、ソース電極11とゲート電極12の間はソース領域21であり、ドレイン電極13とゲート電極12の間はドレイン領域22である。ソース領域21の幅Wsとドレイン領域22の幅Wdは同一であり、また各領域21、22の抵抗値はパネル内の全てのTFTで一定となっている。

[0004]

【発明が解決しようとする課題】上述したように、図7に示すような一般的なTFTの構造では、ソース領域21の幅Wsとドレイン領域22の幅Wdが同一であり、また各領域21、22の抵抗値はパネル内全てのTFTにおいて一定であるため、各TFTに供給されるゲート信号の遅延によって、パネル内の各TFTでは突き抜け電圧に差が生じることになる。ここで、突き抜け電圧とは、液晶層に印加される電圧のうち、TFTのゲートがオフした瞬間の電荷の再配分により、若干下がってしまう分の電圧をいう。

50 【0005】すなわち、各TFTに供給されるゲート信

3

号の電圧は走査線負荷により給電側から終端側に向って 遅延が生じるため、この遅延により走査線方向に沿って 画素の突き抜け電圧にも差が生じることになる。これに よれば、図8の(1)に示すように、給電側では画素に 印加される実効電圧は大きく、終端側では画素に印加さ れる実効電圧が小さくなって、パネル内での実効電圧が 不均一になる。このため、フリッカや輝度ムラ(例えば ノーマリーホワイトだと終端側の輝度が給電側より明る くなる) などの表示不良が発生するという問題があっ

【0006】本発明の目的は、パネル内の各画素の液晶 層に印加される実効電圧の差を最小限とすることによ り、フリッカや輝度ムラなどの表示不良を低減して、良 好な画像品質を得ることができる液晶表示装置を提供す ることにある。

[0007]

【課題を解決するための手段】上記目的を達成するため に、請求項1の発明は、格子状に配置された複数の信号 線と複数の走査線と、これら両線の各交差部に配置され た画素電極と、前記走査線に供給されるゲート信号によ りオン/オフ制御され、オン時に前記信号線と前記画素 電極間を導通させて前記信号線に供給されたデータ信号 を前記画素電極に書き込むスイッチング素子と、前記画 素電極に対し液晶層を介して対向配置された共通電極と から構成される表示パネルを備えた液晶表示装置におい て、前記走査線方向に沿って並ぶ前記スイッチング素子 であるTFTのソース領域とソース領域側のLDD領域 及びドレイン領域とドレイン領域側のLDD領域の少な くとも一方の抵抗値を前記ゲート信号が給電側から終端 側へ伝搬する際の遅延に対応して設定したことを特徴と 30 とする。 する。

【0008】請求項2の発明は、請求項1において、前 記TFTのソース領域とソース領域側のLDD領域及び ドレイン領域とドレイン領域側のLDD領域の少なくと も一方の抵抗値を、前記走査線方向に沿って連続的又は 段階的に変化させ、前記ゲート信号の給電側から終端側 にかけて抵抗値分布を持たせたことを特徴とする。

【0009】請求項3の発明は、請求項1において、前 記TFTのソース領域とソース領域側のLDD領域及び ドレイン領域とドレイン領域側のLDD領域の少なくと も一方の抵抗値が、同一信号線上の他のTFTの抵抗値 と異なるように配置したことを特徴とする。

【0010】請求項4の発明は、請求項1において、前 記TFTのソース領域とソース領域側のLDD領域及び ドレイン領域とドレイン領域側のLDD領域の少なくと も一方の抵抗値は、ソース領域またはドレイン領域の少 なくとも一方の幅を変えることにより設定することを特 徴とする。

【0011】請求項5の発明は、請求項1において、前

ドレイン領域とドレイン領域側のLDD領域の少なくと も一方の抵抗値は、ソース領域またはドレイン領域の少 なくとも一方の長さを変えることにより設定することを 特徴とする。

【0012】請求項6の発明は、請求項1において、前 記TFTのソース領域とソース領域側のLDD領域及び ドレイン領域とドレイン領域側のLDD領域の少なくと も一方の抵抗値は、ソース領域を折り曲げて、ソース電 極の下側に延長し、このソース電極の下側部分のソース 10 領域の長さを変えることにより設定することを特徴とす る。

【0013】請求項7の発明は、請求項1において、前 記TFTのソース領域とソース領域側のLDD領域及び ドレイン領域とドレイン領域側のLDD領域の少なくと も一方の抵抗値は、ゲート電極をソース電極側又はドレ イン電極側に移動することにより設定することを特徴と する。

【0014】請求項8の発明は、請求項1において、前 記TFTのソース領域とソース領域側のLDD領域及び 20 ドレイン領域とドレイン領域側のLDD領域の少なくと も一方の抵抗値は、ソース領域側のLDD領域とドレイ ン領域側のLDD領域の少なくとも一方のLDD領域の 幅を変えることにより設定することを特徴とする。

【0015】請求項9の発明は、請求項1において、前 記TFTのソース領域とソース領域側のLDD領域及び ドレイン領域とドレイン領域側のLDD領域の少なくと も一方の抵抗値は、ソース領域側のLDD領域とドレイ ン領域側のLDD領域の少なくとも一方のLDD領域の イオンドープ量を変えることにより設定することを特徴

【0016】請求項10の発明は、請求項1において、 前記TFTのソース領域とソース領域側のLDD領域及 びドレイン領域とドレイン領域側のLDD領域の少なく とも一方の抵抗値は、前記TFTのソース領域とドレイ ン領域の少なくとも一方のイオンドープ量を変えること により設定することを特徴とする。

[0017]

40

【発明の実施の形態】以下、本発明の実施形態を図面を 参照しながら説明する。まず、本発明の液晶表示装置の 一実施形態に係わる液晶パネルの基本的な構成を図2に 示す回路構成図により説明する。

【0018】図2に示す液晶パネル10では、複数の信 号線S1~Sm(以下、総称S)と複数の走査線G1~ Gn(以下、総称G)とが、図示しない絶縁層を介して 格子状に配線されている。また、信号線S及び走査線G の各交差部には、薄膜トランジスタ (TFT) からなる スイッチング素子SW11~SWnm (以下、総称S W) が設けられている。

【0019】各スイッチング素子SWのソース電極11 記TFTのソース領域とソース領域側のLDD領域及び 50 は信号線Sに接続され、ゲート電極12は走査線Gに接 続され、更にドレイン電極13には画素電極14及び補助容量(Cs)15がそれぞれ接続されている。この画素電極14と相対して配置された共通電極16は、図示しない対向基板上に形成されている。そして、画素電極14と共通電極16との間には液晶層17が挟持され、液晶容量C1cを形成している。以下の説明においては、1つの画素電極14で構成される表示単位を画素という。

【0020】液晶パネル10には、Xドライバ18、Yドライバ19が備えられており、Yドライバ19から各 10 走査線Gに供給されるゲート信号により、スイッチング素子SWがオン/オフされるタイミングに同期して、Xドライバ18から各信号線Sにデータ信号が供給されることで、画像表示がなされる。

【0021】ところで、図2の回路構成においては、Y ドライバ19から供給(給電)されるゲート信号は走査 線負荷により給電側から終端側に向って遅延が生じる。 この遅延により、走査線方向に沿って画素の突き抜け電 圧に差が生じ、その結果、各画素の液晶層17に印加されるデータ信号の実効電圧にも差が生じ、フリッカや輝 20 度ムラなどの表示不良を引き起こす。

【0022】図3は、図2に示したスイッチング素子SWを構成するTFTの基本的な概略断面図である。ソース領域21ドレイン領域22の間にLDD領域23が存在している。ソース領域21とソース側のLDD領域23の合成抵抗をrs(以下、抵抗rs)、ドレイン領域22とドレイン側のLDD領域23の合成抵抗をrd(以下、抵抗rd)とすると、図3の等価回路は図4に示すように表すことができる。即ち、抵抗rsとスイッチSWと抵抗rdの直列回路になる。

【0023】本発明の基本的な構成は、上記抵抗rs及びrdの値を給電側と終端側で異なる値に設定することにより、各画素の突き抜け電圧が液晶パネル内で均一になるようにするものである。すなわち、液晶パネル内の突き抜け電圧の差により、実効電圧は図8の(1)に示すように、給電側で大きく、終端側で小さくなる。そこで、TFTのゲート電極がオフする際に、画素電極14側に再配分されるチャネル内の電荷(画素のTFTはnーchであるため電子)が給電側で少なく、終端側で多くなるようにすることで、各画素の液晶層17に印加さ40れる実効電圧の差を低減することができる。

【0024】このような電荷の再配分を行うために、給電側ではソース領域21の抵抗rsが小さく、かつドレイン領域22の抵抗rdが大きくなるように設定し、また終端側ではソース領域21の抵抗rsが大きく、かつドレイン領域22の抵抗rdが小さくなるように設定する。

【0025】図1は、TFTの電荷の再配分の制御を実現するための構成を示す概略平面図であり、図7と同等部分を同一符号で示している。

【0026】TFTは、ソース電極11とゲート電極12の間のソース領域21と、ドレイン電極13とゲート電極12の間のドレイン領域22を有し、ソース電極11とドレイン電極13間の導通を、ゲート電極12に印加されるゲート信号で制御する。ここで、ソース領域21の信号線方向の幅をWs、走査線方向の長さをLs、ソース領域21の折り曲げた部分の幅をWs1、長さをLs2とし、ドレイン領域22の幅をWd、長さをLdとする。ただし、Ls=Ls1+Ls2である。

【0027】これら各部の幅や長さ適宜に設定することにより、上記抵抗rs及びrdの値を給電側と終端側で異なる値とすることができる。以下、実施例1~実施例6により説明する。

【0028】(実施例1) TFTの電荷の再配分の実施例1として、給電側では図1に示した幅Wsを幅Wdに比べて広くとることにより、抵抗rsを小さくし、抵抗rdを大きくする。また、終端側では幅Wsを幅Wdに比べ細くすることにより、抵抗rsを大きくし、抵抗rdを小さくする。これにより、給電側と終端側で画素の液晶層17に印加される実効電圧の差を最小限とすることができる。

【0029】なお、幅Ws及び幅Wdの可変幅の許容値は開口率低下が1割以下となる範囲とする。

【0030】(実施例2) TFTの電荷の再配分の実施例2として、給電側では図1に示す長さLs2を短くとることにより、抵抗rsを小さくし、長さLdを長くすることにより、抵抗rdを大きくする。また終端側では、図1に示す長さLs2を長くとることにより、抵抗rsを大きくし、長さLdを短くすることにより、抵抗rdを小さくする。これにより、給電側と終端側で画素の液晶層17に印加される実効電圧の差を最小限とすることができる。

【0031】(実施例3) TFTの電荷の再配分の実施例3として、図1に示すように、終端側ではソース領域を折り曲げて長さLs1を長くとること、または幅Ws1を細くすることで抵抗rsを大きくする。また、給電側では長さLs1を短くして、抵抗rsを小さくする。これにより、上記実施例と同様に実効電圧の差を最小限とすることができる。

40 【0032】本実施例は、ソース電極11に重なるソース領域21で抵抗を制御するため、開口率低下の影響はなく、設計の自由度が高いという利点がある。

【0033】(実施例4) TFTの電荷の再配分の実施例4として、図5に示すように、TFTのゲート電極12をソース又はドレイン側に移動することにより、ソース領域21及びドレイン領域22の抵抗rs、rdの値を制御することができる。そこで、給電側ではゲート電極12をソース電極11側に配置して抵抗rsを小さく、終端側ではゲート電極12をドレイン電極13側に50配置して、抵抗rsを大きくする。これにより、上記実

施例と同様に実効電圧の差を最小限とすることできる。 【0034】(実施例5) TFTの電荷の再配分の実施 例5として、図6に示すように、TFTのLDD領域2 3の幅を変えることにより、抵抗rs及びrdの抵抗値 を制御することができる。図6はTFTの概略断面図で あり、図6(a)は給電側の概略断面図、図6(b)は 終端側の概略断面図である。

【0035】LDD領域23の抵抗はソース・ドレイン 領域に比べ抵抗が高いため、図6(a)に示すように、 給電側ではドレイン側のLDD領域23を拡大、ソース 10 側を縮小して、抵抗rdを大きく、抵抗rsを小さくす る。また、図6(b)に示すように、終端側ではソース 側のLDD領域23を拡大し、ドレイン側のLDD領域 を縮小して抵抗rsを大きく、抵抗rdを小さくするこ とができる。これにより、上記実施例と同様に実効電圧 の差を最小限とすることができる。

【0036】(実施例6) TFTの電荷の再配分の実施 例6として、図3に示したLDD領域23へのイオン (n-)ドープ量を制御することにより、LDD領域2 3の抵抗値を制御し、それにより、抵抗値rs及び抵抗 20 められなかった。 値rdを上記実施例と同様に制御することができる。こ の実施例においても、上記実施例と同様に実効電圧の差 を最小限とすることができる。

【0037】(実施例7) TFTの電荷の再配分の実施 例7として、図3に示したソース領域21及びドレイン 領域22へのイオン(n+)ドープ量を制御することに より、n+抵抗を制御し、それにより抵抗rs及び抵抗 r dの抵抗値を上記実施例と同様に制御することができ る。この実施例においても、上記実施例と同様に実効電 圧の差を最小限とすることができる。

【0038】なお、上記した実施例1及び実施例2は開 口率に影響を与えるため、幅Ws, Wd及び長さLs 2、Ldの可変幅の許容値は開口率低下が1割以下とな る範囲とする。これは開口率の変化が給電側と終端側で 1割以上あると、突き抜け電圧の差はなくなるが、走査 線方向に透過率差による輝度傾斜が生じるためである。 一方、実施例3から実施例7では開口率への影響はない ため、設計の自由度が高いという利点がある。

【0039】さらに、上記した実施例1~7を適宜に組 み合わせることにより、上記した実効電圧の差をさらに 40 低減することができることは言うまでもない。

【0040】上述した各実施例のように、TFTのゲー トがオフする際に、画素電極側に再配分されるチャネル 内の電荷(画素TFTはn-chであるため電子)を給 電側で少なく、終端側で多くすることによって、図8の (2)で示すように、走査線方向に並ぶ画素の液晶層に 印加される実効電圧の差を最小限とすることができる。 これにより、フリッカや輝度ムラなどの表示不良を低減 して、画像品質を向上させることができる。

【0041】また、TFTのソース領域21やドレイン 領域22の抵抗rs及びrdは、走査線方向に沿って連 続的又は段階的に変化させることで、効果的に輝度ムラ やフリッカを低減することができる。また、抵抗rs及 びrdの抵抗値を上記のように連続的又は段階的に変化 させると同時に、同一抵抗値を持つTFTが同一信号線 に並ばないようにグラデーション配置とすることで、輝 度ムラなどを分散し、それにより、フリッカや輝度ムラ などが更に視認されにくくなり一層効果的である。

【0042】ちなみに、回路シミュレーションの手法を 用いて上述のように抵抗値を決定することにより、図8 の(2)に示すように、パネル内の最大実効電圧の差を $\Delta V 1$ から $\Delta V 2$ のように小さくできることが確認され た。具体例として、10型クラスのパネルで検討した結 果、パネル内部でのソース側抵抗rsを走査線方向終端 側に向けて大きくすることにより、従来方法の面内の最 大実効電圧差 AV1 に対して、最大電位差 AV2を1/ 10以下まで改善することができた。この際、抵抗rs の抵抗値を大きくしたことによる画素の書込み不足は認

[0043]

【発明の効果】以上説明したように、本発明に係わる液 晶表示装置によれば、ソース・ドレイン領域及びLDD 領域の抵抗を制御することにより、パネル内の各画素の 液晶層に印加される実効電圧の差を最小限とすることが できるため、フリッカや輝度ムラなどの表示不良が低減 され、良好な画像品質を得ることができる。

【図面の簡単な説明】

【図1】TFTの電荷の再配分の制御を実現するための 30 構成を示す概略平面図。

【図2】実施形態に係わる液晶パネルの基本的な構成を 示す回路構成図。

【図3】図2に示したスイッチング素子SWを構成する TFTの基本的な概略断面図。

【図4】図3に示すTFTの等価回路図。


【図5】実施例4においてTFTの電荷の再配分の制御 を実現するための構成を示す概略平面図。


【図6】実施例5においてTFTの電荷の再配分の制御 を実現するための構成を示す概略断面図。


【図7】TFTの一般的な回路構成を示す概略平面図。 【図8】 画素の液晶層に印加される実効電圧とパネル位 置との関係を示す特性図。

【符号の説明】


10…液晶パネル、11…ソース電極、12…ゲート電 極、13…ドレイン電極、14…画素電極、16…共通 電極、17…液晶層、18…Xドライバ、19…Yドラ イバ、21…ソース領域、22…ドレイン領域、23… LDD領域









【図5】




【図6】



【図7】



【図8】



フロントページの続き

(51) Int. Cl.⁷

識別記号

FI H01L 29/78 テーマコード(参考)

616V